选择语言:
News 产业资讯

DDR 5内存规范终发布

日期: 2020/7/15 12:10:41
浏览次数: 32
JEDEC固态技术协会今天将发布其下一个主流存储器标准DDR5 SDRAM的最终规范,这将标志着计算机存储器开发的一个重要里程碑。自90年代末以来,DDR的最新版本一直在驱动PC,服务器以及所有产品之间的发展,DDR5再次扩展了DDR内存的功能,使峰值内存速度提高了一倍,同时也大大增加了内存大小。



预计到2021年,基于新标准的硬件将在服务器级别开始采用,然后再推广到客户端PC和其他设备。

DDR 5内存规范终发布

DDR5规范最初计划于2018年发布,今天的发布相对于JEDEC的原定计划有些落后,但并没有降低新存储器规范的重要性。像之前的DDR每次迭代一样,DDR5的主要重点再次是提高内存密度和速度。JEDEC希望将两者都提高一倍,最大内存速度设置为至少6.4Gbps,而单个封装的LRDIMM的容量最终将达到2TB。

一直以来,存在一些较小的更改以支持这些目标或简化生态系统的某些方面,例如,DIMM上的电压调节器以及芯片上的ECC。

变得更大:更密的内存和芯片堆叠








我们首先简要介绍一下容量和密度,因为与DDR4相比,这是对标准最直接的更改。DDR5的设计时间跨度为数年,它将允许单个存储芯片达到64Gbit的密度,这比DDR4的最大16Gbit密度高出4倍。结合die堆叠,可以将多达8个管芯die为一个芯片,那么40个单元的LRDIMM可以达到2TB的有效存储容量。或者对于更不起眼的无缓冲DIMM,这意味着我们最终将看到典型双列配置的DIMM容量达到128GB。

当然,当芯片制造赶上规范允许的范围时,DDR5规范的峰值容量将用于该标准生命周期的后期。首先,内存制造商将使用当今可达到的密度8Gbit和16Gbit芯片来构建其DIMM。因此,虽然DDR5的速度提升将是相当立即的,但是随着制造密度的提高,容量的提升将更加缓慢。




DDR 5内存规范终发布




更快:一个DIMM,两个通道








DDR5的另一部分是关于再次增加内存带宽。每个人都希望获得更高的性能(尤其是随着DIMM容量的增长),并且毫不奇怪的是,为了实现这一目标,在规范中进行了大量工作。

对于DDR5而言,JEDEC希望比DDR存储器规范更积极地开始工作。通常,新标准是从上一个标准开始的地方开始的,例如从DDR3到DDR4的过渡,DDR3正式停止在1.6Gbps,而DDR4从那里开始。但是,对于DDR5,JEDEC的目标是更高的,该组织预计将以4.8Gbps的速度推出,比DDR4的官方3.2Gbps最大速度快约50%。在随后的几年中,该规范的当前版本允许的数据速率高达6.4Gbps,是DDR4官方峰值的两倍。

当然,爱好者会注意到DDR4已经超过了官方规定的最大3.2Gbps(有时远高于),并且DDR5最终可能会走类似的路线。不论具体数字如何,其基本目标是使单个DIMM的可用带宽翻倍。因此,如果SK海力士确实在本十年后期实现了DDR5-8400的目标,也不要感到惊讶。

这些速度目标的基础是DIMM和内存总线上的更改,以便每个时钟周期馈送和传输大量数据。与DRAM速度一样,最大的挑战来自DRAM核心时钟速率缺乏进展。专用逻辑仍在变得越来越快,存储器总线也在变得越来越快,但是支撑现代存储器的基于电容器和晶体管的DRAM的时钟频率仍然不能超过几百兆赫兹。

因此,为了从DRAM裸片中获得更多收益(以保持内存本身正在变得越来越快并提供实际上更快的内存总线的错觉),需要越来越多的并行性。DDR5再次提高了赌注。

DDR 5内存规范终发布

此处最大的变化是,与我们在LPDDR4和GDDR6等其他标准中看到的情况类似,单个DIMM被分解为2个通道。DDR5不会为每个DIMM提供一个64位数据通道,而是为每个DIMM提供两个独立的32位数据通道(考虑ECC时为40位)。同时,每个通道的burst length从8字节(BL8)翻倍到16字节(BL16),这意味着每个通道每次操作将交付64字节。与DDR4 DIMM相比,以两倍于额定内存速度(相同核心速度)运行的DDR5 DIMM将在DDR4 DIMM传输一个DDR4 DIMM的时间内提供两个64字节操作,从而使有效带宽增加了一倍。

总体而言,内存操作的魔术数字仍然是64字节,因为这是标准高速缓存行的大小。DDR4样式的内存上较大的burst length将带来128字节的操作,这对于单个高速缓存行而言太大,并且如果存储器控制器不希望占用两行的书序数据的值,这充其量会导致效率/利用率损失。相比之下,由于DDR5的两个通道是独立的,因此内存控制器可以从不同的位置请求64个字节,这使其更适合处理器的实际工作方式,并且避免了利用率打折扣(utilization penalty)。

这样一来,对标准PC台式机的最终影响将是,代替今天的DDR4规划,即两个DIMM填充两个通道以进行2x64位设置,而DDR5系统将在功能上表现为4x32位设置。内存仍将成对安装-我们不会回到安装32位SIMM的时代-但现在最低配置是DDR5较小通道中的两个。

这种结构变化还会在其他地方产生连锁反应,尤其是在这些较小的通道中最大化使用。DDR5引入了更细粒度的存储体刷新功能,该功能将允许某些存储体在使用中的同时进行刷新。这样可以更快地进行必要的刷新(电容器充电),从而保持等待时间,并使未使用的存储库尽快可用。存储体组的最大数量也从4个增加到8个,这将有助于减轻顺序存储访问带来的性能损失。

快速总线服务:决策反馈均衡








相比寻找增加DRAM DIMM并行化数量的方法,增加总线速度既简单又困难:这种想法在概念上很简单,在执行上也很困难。最终,要使DDR的内存速度提高一倍,DDR5的内存总线的运行速度必须是DDR4的两倍。

DDR5进行了几处更改以实现这一目标,但是令人惊讶的是,存储总线没有任何大规模的根本更改,例如QDR或差分信令(differential signaling)。取而代之的是,JEDEC及其成员已经能够使用经过稍微修改的DDR4总线版本实现其目标,尽管这种总线必须在更严格的公差范围内运行。

DDR 5内存规范终发布

这里的关键驱动因素是决策反馈均衡(Decision Feedback Equalization:DFE)的引入。在非常高的水平上,DFE是一种通过使用来自内存总线接收器的反馈来提供更好的均衡效果来减少 inter-symbol 干扰的方法。更好的均衡又可以使DDR5内存总线以更高的传输速率运行所需的更清晰的信号传输,而不会发生任何故障。同时,标准中的一些较小更改进一步帮助了这一点,例如添加了新的改进训练模式,以帮助DIMM和控制器补偿内存总线上的微小时序差异。

更简单的主板,更复杂的DIMM:DIMM上的电压调节








随着内核在密度和存储速度方面的变化,DDR5再次提高了DDR存储器的工作电压。根据规格,DDR5的Vdd为1.1v,低于DDR4的1.2v。像过去的更新一样,这将提高内存相对于DDR4的电源效率,尽管到目前为止,功耗提升的幅度不如DDR4和早期标准。

JEDEC还在DDR5内存标准中引入来对DIMM的电压调节方式进行相当重要的更改。简而言之,电压调节正从主板移至各个DIMM,而DIMM则负责其自身的电压调节需求。这意味着DIMM现在将包括一个集成的稳压器,并且适用于从UDIMM到LRDIMM的所有内容。

DDR 5内存规范终发布

DDR5 DIMM:仍为288针,但引脚排列已更改








最后,正如早期供应商原型中已经广泛证明的那样,DDR5将保持与DDR4相同的288针数。这反映了DDR2到DDR3的过渡,此处的引脚数在240个引脚处也保持相同。

但是,不要期望在DDR4插槽中使用DDR5 DIMM。尽管引脚数没有改变,但引脚排列却是为了适应DDR5的新功能,尤其是其双通道设计。

DDR 5内存规范终发布

这里最大的变化是命令和地址总线正在收缩和分区( shrunk and partitioned),其引脚被重新分配给第二个存储通道的数据总线。DDR5将具有两个7位CA总线,而不是单个24位CA总线,每个通道一个。当然,7只是旧总线的一半,因此对于交换的存储控制器来说,事情变得越来越复杂。

现在开始送样,在接下来的12-18个月内开始采用








与其他JEDEC规范发布一样,今天的发布要少一些产品,而更多的是要由开发委员会设置供其成员使用的标准。从一开始就参与DDR5开发过程的主要内存制造商已经开发了DIMM原型,现在正在考虑将其打包起来,以将他们的第一个商用硬件推向市场。

DDR5的总体采用曲线预计将与早期DDR标准相似。也就是说,JEDEC预计DDR5将在硬件完成后的12到18个月内开始出现在终端设备中,并从那里开始增加。尽管该小组没有提供具体的产品指导,但他们非常清楚地表示,他们希望服务器再次成为早期采用的推动力,尤其是在大型超大规模产品方面。英特尔和AMD都没有正式宣布使用新内存的平台,但是在那一点上只是时间问题。

同时,他们期望DDR5的寿命周期与DDR4一样长,甚至更长一些。DDR3和DDR4都享有大约7年的生命周期,并且DDR5应该具有相同的稳定性。而且,尽管无法完全清晰地看到数年,但此时JEDEC认为,由于技术行业的不断成熟,DDR5的保质期将比DDR4长。当然,这是苹果在同一年放弃英特尔的CPU,因此到2028年,一切皆有可能。

无论如何,随着DDR5准备发布,可以期望主要的存储器制造商继续炫耀其原型和商用DIMM。随着2021年正式开始采用,似乎明年将为服务器市场以及最终的客户端台式机市场带来一些有趣的变化。

附JEDECDE DDR5演示PPT




DDR 5内存规范终发布


DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布


文章来源:半导体行业观察



  • 相关阅读: / News More
  • 点击次数: 33
    2021 - 04 - 21
    第四届数字中国建设峰会将在4月25日开幕,作为峰会配套活动、由泉州市人民政府主办的数字中国创新大赛集成电路赛道暨首届全国集成电路创芯大赛总决赛将于22日在晋江举行,在4个分赛区中突出重围的24个项目将进行路演角逐,85万元的奖金将最终决出归属。作为“重头戏”的2021泉州数字产业发展论坛也将于23日举行。今年2月启动的首届全国集成电路“创芯大赛”,围绕集成电路设计、制造、封装测试、装备材料、终端应用全链条,面向全球拥有创新项目和创业计划的企业法人、创业团队或个人征集创新创业项目,致力推动集成电路产业与传统优势产业融合发展。大赛采用分站赛+总决赛的赛制,联合多家拥有办赛经验和行业资源的优质机构,汇聚集成电路领域人才、项目、技术和资本等产业资源,推动集成电路优秀人才及项目培育、落地和发展。两个多月以来,北京、上海、深圳、西安4个分赛区共有180余支队伍参加了激烈的分站赛。分站赛中,各大创新团队通过8分钟路演从多维度展示项目优势,吸引专家评审和投资人关注,高质量、高水准、高技术含量的项目夺人眼球。4分钟评委问答环节精彩迭出,碰撞智慧火花,现场竞争激烈、创新无限,最终每个赛区评选出前6名进入在晋江举办的总决赛。据介绍,本届大赛设置了总计85万元的项目奖金,参加决赛并获得特等奖、一、二、三、四等奖的项目将分别获得20万元、10万元、5万、2万、5000元奖金、荣誉证书和奖杯。除此之外,大赛还设置了引荐落地奖励,赛事执行机构每引荐促成1个项目落地晋江的,奖励执行机构3万元,同家机构最高奖金可达15万元。配套设置数字中国创新大赛集成电路孵化基地,开创北京、深圳、上海等异地孵化基地,设立赛道成果展,并推出项目在线展示对接云平台。近年来,泉州高度重视数字经济发展,在晋江、南安、安溪积极布局存储器制造和化合物半导体制造等产业,全力打造集成电路产业发展生态圈,推动传统产业转型升级,实现新兴产业“...
  • 点击次数: 54
    2021 - 01 - 13
    集成电路为半导体核心产品,是全球信息产业的基础,是现代日常生活和未来科技进步中必不可少的组成部分。集成电路行业下游应用广泛,包括消费电子、互联网、数字图像、网络通信、云计算、大数据、人工智能等,是衡量一个国家或地区综合竞争力的重要标志。012020年中国集成电路市场总结1.集成电路产量持续增长近年来,我国芯片技术不断提升,集成电路产业快速发展。芯片是指封装后的集成电路,是信息产业的核心之一。2020年我国集成电路维持增长趋势,产量较2019年有所增长。数据显示,2020年1-11月我国集成电路产量达2339亿块,同比增长15.9%。数据来源:统计局、中商产业研究院整理2.集成电路市场规模快速增长集成电路产业是高技术、高投资、高风险的产业,其发展离不开国家政策长期支持。2020年,在国家政策扶持带动下,我国集成电路行业呈现快速增长的势头,国内集成电路产业规模从2015年的2159亿元上升至2019年的7562亿元,复合增长率达到19.62%。2020年我国集成电路将达8520亿元。数据来源:中国半导体行业协会、中商产业研究院整理3.产业结构不断优化从产业结构来看,随着我国集成电路产业的发展,集成电路设计、芯片制造和封装测试三个子行业的格局正在不断变化,2020年,我国集成电路产业链结构不断优化,我国集成电路设计业占我国集成电路产业链的比重一直保持在27%以上,并由2011年的27.22%增长至2019年的40.50%,发展速度总体高于行业平均水平,已成为集成电路各细分行业中占比最高的子行业。数据来源:中国半导体行业协会、中商产业研究院整理4.产业生态链逐步完善我国集成电路产业链中芯片设计、晶圆制造和封装测试三业的格局不断优化。集成电路设计业向产学研合作密集区域汇集,晶圆制造向资本密集度高的地区汇聚,封装测试子行业向劳动力充裕且成本较低的区域加速转移,逐步形成了以芯片设计为龙头...
  • 点击次数: 32
    2020 - 07 - 15
    JEDEC固态技术协会今天将发布其下一个主流存储器标准DDR5 SDRAM的最终规范,这将标志着计算机存储器开发的一个重要里程碑。自90年代末以来,DDR的最新版本一直在驱动PC,服务器以及所有产品之间的发展,DDR5再次扩展了DDR内存的功能,使峰值内存速度提高了一倍,同时也大大增加了内存大小。预计到2021年,基于新标准的硬件将在服务器级别开始采用,然后再推广到客户端PC和其他设备。DDR5规范最初计划于2018年发布,今天的发布相对于JEDEC的原定计划有些落后,但并没有降低新存储器规范的重要性。像之前的DDR每次迭代一样,DDR5的主要重点再次是提高内存密度和速度。JEDEC希望将两者都提高一倍,最大内存速度设置为至少6.4Gbps,而单个封装的LRDIMM的容量最终将达到2TB。一直以来,存在一些较小的更改以支持这些目标或简化生态系统的某些方面,例如,DIMM上的电压调节器以及芯片上的ECC。变得更大:更密的内存和芯片堆叠我们首先简要介绍一下容量和密度,因为与DDR4相比,这是对标准最直接的更改。DDR5的设计时间跨度为数年,它将允许单个存储芯片达到64Gbit的密度,这比DDR4的最大16Gbit密度高出4倍。结合die堆叠,可以将多达8个管芯die为一个芯片,那么40个单元的LRDIMM可以达到2TB的有效存储容量。或者对于更不起眼的无缓冲DIMM,这意味着我们最终将看到典型双列配置的DIMM容量达到128GB。当然,当芯片制造赶上规范允许的范围时,DDR5规范的峰值容量将用于该标准生命周期的后期。首先,内存制造商将使用当今可达到的密度8Gbit和16Gbit芯片来构建其DIMM。因此,虽然DDR5的速度提升将是相当立即的,但是随着制造密度的提高,容量的提升将更加缓慢。更快:一个DIMM,两个通道DDR5的另一部分是关于再次增加内存带宽。每个人都希望获得更高的...
  • 点击次数: 36
    2020 - 06 - 30
    新兴的非易失性存储器(eNVM)在CMOS的基础上,拓展了应用范围。在几种选择中,相变存储器,自旋转移转矩随机存取存储器(STT-RAM)、电阻式随机存取存储器(RRAM),以及英特尔的Optane等是主要的新兴存储技术。尽管有COVID-19疫情影响,还有贸易争端,再有,英特尔的Optane DIMM延迟,以及许多其它负面影响因素,但新兴的存储市场仍将在未来十年中显着增长。由Objective Analysis和Coughlin Associates联合发布的最新报告“新兴存储找到了方向”表明,新兴存储技术正在迅速发展,到2030年的总收入将达到360亿美元。这是由两种动力驱动的:首先是当今领先的嵌入式存储技术SRAM和NOR闪存无法有效扩展到28nm以上,因此将被嵌入式磁阻RAM(MRAM)或其他技术取代;第二个因素是采用了英特尔的Optane DIMM,正式称为“ Optane DC持久存储模块”,它有望抢占服务器DRAM市场的大量份额。美光和英特尔推出了3D XPoint存储技术,其使用了一种相变技术,具有很高的耐用性,性能比NAND好得多,尽管它比DRAM慢一些,但密度比DRAM高。这些优点正在影响市场对传统DRAM的需求。英特尔于2017年推出了采用Optane技术(基于3D XPoint)的NVM SSD,并于2019年开始销售Optane DIMM模块。另外,磁性RAM(MRAM)和自旋隧道扭矩RAM(STT MRAM)开始取代NOR、SRAM以及部分DRAM。STT MRAM和MRAM的发展速度将促使其价格逐渐降低,并且假定其容量增加以降低生产成本(假设其容量增加,从而以高速和高耐久性的非易失性存储器替代易失性存储器,这些技术将具有很强的竞争力)。铁电RAM(FRAM)和某些RRAM技术具有某些利基应用,并且随着HfO FRAM的使用,可用于FRAM的利基...
  • 点击次数: 21
    2020 - 06 - 29
    【2020年6月28日 - 中国上海讯】全球电子技术领域的领先媒体集团 ASPENCORE今天在上海龙之梦万丽酒店隆重举办 “ 2020中国IC领袖峰会暨中国IC设计成就奖颁奖典礼”。本届峰会以“中国IC的‘危’与‘机’” 为主题,特邀中国半导体产业界最受瞩目的本土IC领袖,共话全球变局下中国IC设计产业面临的挑战与机遇,并与现场数百位资深设计工程师、管理精英和技术决策者共同探讨“中国芯”的突破和未来成长之道。同时,本届峰会还特别安排了实时全球视频直播。“自从2002年以来,我们已连续举办了18届中国IC领袖峰会。不忘初心,我们始终致力于推动中国半导体行业的发展,并借此表彰在2019年取得了突出成就的公司、团队和个人。”ASPENCORE亚太区总经理和总分析师张毓波表示。“我们清晰地意识到,在中美科技冷战和全球新冠疫情的大变局下,中国半导体产业的发展面临诸多挑战。然而,对很多中国本土IC设计公司来说,这些挑战的背后也预示着前所未有的机会。获得中国IC设计成就奖的企业、团队和个人都是成功掌控发展机遇和挑战的姣姣者,我向他们表示祝贺,并期望更多的本土IC设计公司脱颖而出,让中国半导体产业的发展更加健康且丰富多彩。”十八年来,通过对逾百万电子行业专业人士社群的持续调查,‘中国IC设计成就奖’一路伴随和见证了中国IC产业的成长与发展,是中国电子和半导体业界最受关注的技术奖项之一。本届颁奖典礼共颁发了四大类别的76个奖项,表彰引领技术创新、推动行业发展的企业、团队、管理者和产品。通过电子工程师、资深分析师和半导体业内人士公平、公正的投票评选产生,奖项及获奖者代表着行业的最高水准。此外,本届颁奖典礼还为入选EETimes Silicon 100榜单的中国IC设计公司颁发了奖杯。获奖公司、产品代表及个人合影2020中国 IC 设计成就奖获奖名单揭晓“2020年度中国 IC 设计成就奖”的...
联系我们 关于我们 / contact us
国家工业信息安全发展研究中心
010-68668488  icipa@ccwre.com.cn
86 0755-2788 8009
北京市石景山区鲁谷路35号冠辉大厦12楼
国家电子信息产业知识产权创新平台的建设依托工信部和国家工业信息安全发展研究中心的支持, 凭借国家工业信息安全发展研究中心的专业技术和行业资源,努力打造成国家级知识产权综合性平台。该平台搭建完成后有助于知识产权改革与治理体系现代化,加速科研与技术创新、技术与资本有效对接、 创新成果与产业合理布局,服务“十三五”时期知识产权战略,推动我国知识产权强国建设。
Copyright ©2017 - 2021  北京赛昇计世资讯科技有限公司 京ICP备18044172号

京公网安备 11010702002101号