选择语言:
News 产业资讯

DDR 5内存规范终发布

日期: 2020/7/15 12:10:41
浏览次数: 44
JEDEC固态技术协会今天将发布其下一个主流存储器标准DDR5 SDRAM的最终规范,这将标志着计算机存储器开发的一个重要里程碑。自90年代末以来,DDR的最新版本一直在驱动PC,服务器以及所有产品之间的发展,DDR5再次扩展了DDR内存的功能,使峰值内存速度提高了一倍,同时也大大增加了内存大小。



预计到2021年,基于新标准的硬件将在服务器级别开始采用,然后再推广到客户端PC和其他设备。

DDR 5内存规范终发布

DDR5规范最初计划于2018年发布,今天的发布相对于JEDEC的原定计划有些落后,但并没有降低新存储器规范的重要性。像之前的DDR每次迭代一样,DDR5的主要重点再次是提高内存密度和速度。JEDEC希望将两者都提高一倍,最大内存速度设置为至少6.4Gbps,而单个封装的LRDIMM的容量最终将达到2TB。

一直以来,存在一些较小的更改以支持这些目标或简化生态系统的某些方面,例如,DIMM上的电压调节器以及芯片上的ECC。

变得更大:更密的内存和芯片堆叠








我们首先简要介绍一下容量和密度,因为与DDR4相比,这是对标准最直接的更改。DDR5的设计时间跨度为数年,它将允许单个存储芯片达到64Gbit的密度,这比DDR4的最大16Gbit密度高出4倍。结合die堆叠,可以将多达8个管芯die为一个芯片,那么40个单元的LRDIMM可以达到2TB的有效存储容量。或者对于更不起眼的无缓冲DIMM,这意味着我们最终将看到典型双列配置的DIMM容量达到128GB。

当然,当芯片制造赶上规范允许的范围时,DDR5规范的峰值容量将用于该标准生命周期的后期。首先,内存制造商将使用当今可达到的密度8Gbit和16Gbit芯片来构建其DIMM。因此,虽然DDR5的速度提升将是相当立即的,但是随着制造密度的提高,容量的提升将更加缓慢。




DDR 5内存规范终发布




更快:一个DIMM,两个通道








DDR5的另一部分是关于再次增加内存带宽。每个人都希望获得更高的性能(尤其是随着DIMM容量的增长),并且毫不奇怪的是,为了实现这一目标,在规范中进行了大量工作。

对于DDR5而言,JEDEC希望比DDR存储器规范更积极地开始工作。通常,新标准是从上一个标准开始的地方开始的,例如从DDR3到DDR4的过渡,DDR3正式停止在1.6Gbps,而DDR4从那里开始。但是,对于DDR5,JEDEC的目标是更高的,该组织预计将以4.8Gbps的速度推出,比DDR4的官方3.2Gbps最大速度快约50%。在随后的几年中,该规范的当前版本允许的数据速率高达6.4Gbps,是DDR4官方峰值的两倍。

当然,爱好者会注意到DDR4已经超过了官方规定的最大3.2Gbps(有时远高于),并且DDR5最终可能会走类似的路线。不论具体数字如何,其基本目标是使单个DIMM的可用带宽翻倍。因此,如果SK海力士确实在本十年后期实现了DDR5-8400的目标,也不要感到惊讶。

这些速度目标的基础是DIMM和内存总线上的更改,以便每个时钟周期馈送和传输大量数据。与DRAM速度一样,最大的挑战来自DRAM核心时钟速率缺乏进展。专用逻辑仍在变得越来越快,存储器总线也在变得越来越快,但是支撑现代存储器的基于电容器和晶体管的DRAM的时钟频率仍然不能超过几百兆赫兹。

因此,为了从DRAM裸片中获得更多收益(以保持内存本身正在变得越来越快并提供实际上更快的内存总线的错觉),需要越来越多的并行性。DDR5再次提高了赌注。

DDR 5内存规范终发布

此处最大的变化是,与我们在LPDDR4和GDDR6等其他标准中看到的情况类似,单个DIMM被分解为2个通道。DDR5不会为每个DIMM提供一个64位数据通道,而是为每个DIMM提供两个独立的32位数据通道(考虑ECC时为40位)。同时,每个通道的burst length从8字节(BL8)翻倍到16字节(BL16),这意味着每个通道每次操作将交付64字节。与DDR4 DIMM相比,以两倍于额定内存速度(相同核心速度)运行的DDR5 DIMM将在DDR4 DIMM传输一个DDR4 DIMM的时间内提供两个64字节操作,从而使有效带宽增加了一倍。

总体而言,内存操作的魔术数字仍然是64字节,因为这是标准高速缓存行的大小。DDR4样式的内存上较大的burst length将带来128字节的操作,这对于单个高速缓存行而言太大,并且如果存储器控制器不希望占用两行的书序数据的值,这充其量会导致效率/利用率损失。相比之下,由于DDR5的两个通道是独立的,因此内存控制器可以从不同的位置请求64个字节,这使其更适合处理器的实际工作方式,并且避免了利用率打折扣(utilization penalty)。

这样一来,对标准PC台式机的最终影响将是,代替今天的DDR4规划,即两个DIMM填充两个通道以进行2x64位设置,而DDR5系统将在功能上表现为4x32位设置。内存仍将成对安装-我们不会回到安装32位SIMM的时代-但现在最低配置是DDR5较小通道中的两个。

这种结构变化还会在其他地方产生连锁反应,尤其是在这些较小的通道中最大化使用。DDR5引入了更细粒度的存储体刷新功能,该功能将允许某些存储体在使用中的同时进行刷新。这样可以更快地进行必要的刷新(电容器充电),从而保持等待时间,并使未使用的存储库尽快可用。存储体组的最大数量也从4个增加到8个,这将有助于减轻顺序存储访问带来的性能损失。

快速总线服务:决策反馈均衡








相比寻找增加DRAM DIMM并行化数量的方法,增加总线速度既简单又困难:这种想法在概念上很简单,在执行上也很困难。最终,要使DDR的内存速度提高一倍,DDR5的内存总线的运行速度必须是DDR4的两倍。

DDR5进行了几处更改以实现这一目标,但是令人惊讶的是,存储总线没有任何大规模的根本更改,例如QDR或差分信令(differential signaling)。取而代之的是,JEDEC及其成员已经能够使用经过稍微修改的DDR4总线版本实现其目标,尽管这种总线必须在更严格的公差范围内运行。

DDR 5内存规范终发布

这里的关键驱动因素是决策反馈均衡(Decision Feedback Equalization:DFE)的引入。在非常高的水平上,DFE是一种通过使用来自内存总线接收器的反馈来提供更好的均衡效果来减少 inter-symbol 干扰的方法。更好的均衡又可以使DDR5内存总线以更高的传输速率运行所需的更清晰的信号传输,而不会发生任何故障。同时,标准中的一些较小更改进一步帮助了这一点,例如添加了新的改进训练模式,以帮助DIMM和控制器补偿内存总线上的微小时序差异。

更简单的主板,更复杂的DIMM:DIMM上的电压调节








随着内核在密度和存储速度方面的变化,DDR5再次提高了DDR存储器的工作电压。根据规格,DDR5的Vdd为1.1v,低于DDR4的1.2v。像过去的更新一样,这将提高内存相对于DDR4的电源效率,尽管到目前为止,功耗提升的幅度不如DDR4和早期标准。

JEDEC还在DDR5内存标准中引入来对DIMM的电压调节方式进行相当重要的更改。简而言之,电压调节正从主板移至各个DIMM,而DIMM则负责其自身的电压调节需求。这意味着DIMM现在将包括一个集成的稳压器,并且适用于从UDIMM到LRDIMM的所有内容。

DDR 5内存规范终发布

DDR5 DIMM:仍为288针,但引脚排列已更改








最后,正如早期供应商原型中已经广泛证明的那样,DDR5将保持与DDR4相同的288针数。这反映了DDR2到DDR3的过渡,此处的引脚数在240个引脚处也保持相同。

但是,不要期望在DDR4插槽中使用DDR5 DIMM。尽管引脚数没有改变,但引脚排列却是为了适应DDR5的新功能,尤其是其双通道设计。

DDR 5内存规范终发布

这里最大的变化是命令和地址总线正在收缩和分区( shrunk and partitioned),其引脚被重新分配给第二个存储通道的数据总线。DDR5将具有两个7位CA总线,而不是单个24位CA总线,每个通道一个。当然,7只是旧总线的一半,因此对于交换的存储控制器来说,事情变得越来越复杂。

现在开始送样,在接下来的12-18个月内开始采用








与其他JEDEC规范发布一样,今天的发布要少一些产品,而更多的是要由开发委员会设置供其成员使用的标准。从一开始就参与DDR5开发过程的主要内存制造商已经开发了DIMM原型,现在正在考虑将其打包起来,以将他们的第一个商用硬件推向市场。

DDR5的总体采用曲线预计将与早期DDR标准相似。也就是说,JEDEC预计DDR5将在硬件完成后的12到18个月内开始出现在终端设备中,并从那里开始增加。尽管该小组没有提供具体的产品指导,但他们非常清楚地表示,他们希望服务器再次成为早期采用的推动力,尤其是在大型超大规模产品方面。英特尔和AMD都没有正式宣布使用新内存的平台,但是在那一点上只是时间问题。

同时,他们期望DDR5的寿命周期与DDR4一样长,甚至更长一些。DDR3和DDR4都享有大约7年的生命周期,并且DDR5应该具有相同的稳定性。而且,尽管无法完全清晰地看到数年,但此时JEDEC认为,由于技术行业的不断成熟,DDR5的保质期将比DDR4长。当然,这是苹果在同一年放弃英特尔的CPU,因此到2028年,一切皆有可能。

无论如何,随着DDR5准备发布,可以期望主要的存储器制造商继续炫耀其原型和商用DIMM。随着2021年正式开始采用,似乎明年将为服务器市场以及最终的客户端台式机市场带来一些有趣的变化。

附JEDECDE DDR5演示PPT




DDR 5内存规范终发布


DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布

DDR 5内存规范终发布


文章来源:半导体行业观察



  • 相关阅读: / News More
  • 点击次数: 8
    2022 - 04 - 02
    近日,重庆惠科金渝光电科技有限公司正式加入集成电路知识产权联盟·西部分联盟,将和联盟共同推动重庆集成电路产业高质量发展。重庆惠科金渝光电科技有限公司成立于2015年4月,是集研发、生产、销售于一体的大型液晶面板制造企业,注册资本为60亿元,为惠科股份公司全资子公司。公司主要研发、生产、销售半导体显示器件、整机及相关产品。先后获评国家企业技术中心、国家绿色工厂等荣誉资质。集成电路知识产权联盟·西部分联盟落户重庆以来,在推动重庆集成电路产业发展、加强行业交流合作、宣传推广优秀实践等方面积极开展工作,取得了阶段性成效,得到了业界的广泛关注和好评,联盟队伍迅速发展壮大。未来,西部分联盟将在工信部电子信息司、重庆市经信委等相关部门的指导支持下,以西部分联盟为平台载体,逐步导入资源,支撑重庆集聚集成电路产业人才、汇聚高端技术、建立产业生态,为重庆集成电路产业集聚与生态发展贡献力量。欢迎集成电路领域的企业、投融资机构、高校及科研院所等相关单位踊跃申请,共同为集成电路产业发展贡献力量。集成电路知识产权联盟简介集成电路知识产权联盟(ICIP Alliance)是在工业和信息化部科技司、工业和信息化部电子信息司及国家和地方相关主管部门指导下,由国家工业信息安全发展研究中心(工业和信息化部电子第一研究所,简称“国家工信安全中心”)牵头发起、于2016年1月20日正式成立的行业性、非营利性社会组织。国家集成电路产业投资基金股份有限公司为联盟名誉理事长单位,国家工信安全中心为联盟理事长单位,联盟秘书处设在国家工信安全中心-CIC赛昇。联盟成员覆盖集成电路设计、制造、封装、测试、相关装备和材料等产业链上下游企业及标准化、科研院所、相关软件开发、系统集成、互联网、内容与服务等企事业单位及社会团体组织,旨在整合全产业链资源,积极营造全产业链融入和适应国际竞争规则、尊重和加强知识产权保护...
  • 点击次数: 4
    2022 - 03 - 30
    2022年1-2月份软件业经济运行情况  1-2月份,我国软件和信息技术服务业(下称“软件业”)运行态势平稳,软件业务收入保持两位数增长,利润增速明显回落,软件业务出口稳步增长。一总体运行情况  软件业务收入保持两位数增长。1-2月份,我国软件业务收入11792亿元,同比增长11.6%[1],增速较2021年全年回落6.1个点,较2020和2021年同期的两年平均增速提高8个百分点。图1  2021年1-2月份以来软件业务收入增长情况  利润增速明显回落。1-2月份,软件业利润总额1332亿元,同比下降7.6%,增速较2021年全年回落15.2个点,较2020和2021年同期的两年平均增速回落11.8个百分点。图2  2021年1-2月份以来利润总额增长情况  软件业务出口稳步增长。1-2月份,软件业务出口77.5亿美元,同比增长7.1%,增速较2021年全年回落1.7个点,较2020年和2021年同期的两年平均增速高11.3个百分点。其中,外包服务出口实现快速增长,同比增长达25.7%。图3  2021年1-2月份以来软件业务出口增长情况二分领域运行情况  软件产品收入增长放缓。1-2月份,软件产品收入2714亿元,同比增长9.0%,增速较2021年全年回落3.3个百分点,占全行业收入的比重为23.0%。其中,工业软件产品收入316亿元,同比增长10.7%;基础软件收入同比增长10.6%。  信息技术服务收入占比稳步提升。1-2月份,信息技术服务收入7703亿元,同比增长13.1%,在全行业收入中占比为65.3%,较去年同期提高0.9个百分点。其中,云计算、大数据服务共实现收入1325亿元,同比增长11.3%,占信息技术服务收入的17.2%;集成电路设计收入325亿元,同比增长12.5%;电子商务平台技术服务收入1261亿元,同比增长24.8...
  • 点击次数: 6
    2022 - 03 - 18
    发改高技〔2022〕390号各省、自治区、直辖市及计划单列市、新疆生产建设兵团发展改革委、工业和信息化主管部门、财政厅(局),海关总署广东分署、各直属海关,国家税务总局各省、自治区、直辖市、计划单列市税务局:根据《国务院关于印发新时期促进集成电路产业和软件产业高质量发展若干政策的通知》(国发〔2020〕8号,以下简称《若干政策》)及其配套政策有关规定,为做好2022年享受税收优惠政策的集成电路企业或项目、软件企业清单(以下简称“清单”)制定工作,现将有关程序、享受税收优惠政策的企业条件和项目标准通知如下:一、本通知所称清单是指《若干政策》第(一)条提及的国家鼓励的集成电路线宽小于28纳米(含)、线宽小于65纳米(含)、线宽小于130纳米(含)的集成电路生产企业或项目的清单;《若干政策》第(三)、(六)、(七)、(八)条和《财政部、海关总署、税务总局关于支持集成电路产业和软件产业发展进口税收政策的通知》(财关税〔2021〕4号)、《财政部、国家发展改革委、工业和信息化部、海关总署、税务总局关于支持集成电路产业和软件产业发展进口税收政策管理办法的通知》(财关税〔2021〕5号)提及的国家鼓励的重点集成电路设计企业和软件企业,集成电路线宽小于65纳米(含)的逻辑电路、存储器生产企业,线宽小于0.25微米(含)的特色工艺集成电路生产企业,集成电路线宽小于0.5微米(含)的化合物集成电路生产企业和先进封装测试企业,集成电路产业的关键原材料、零配件(靶材、光刻胶、掩模版、封装载板、抛光垫、抛光液、8英寸及以上硅单晶、8英寸及以上硅片)生产企业,集成电路重大项目和承建企业的清单。二、2021年已列入清单的企业如需享受新一年度税收优惠政策(进口环节增值税分期纳税政策除外),2022年需重新申报。申请列入清单的企业应于2022年3月25日至4月16日在信息填报系统(https://yyglx...
  • 点击次数: 5
    2022 - 03 - 18
    工业软件技术产品高性能FPGA原型验证系统已用于验证新一代复杂芯片的设计。芯华章科技正式宣布,CMOS毫米波雷达芯片开发的领导者加特兰微电子与芯华章达成合作,采用芯华章的高性能FPGA原型验证系统产品-桦捷(HuaPro-P1),验证新一代复杂芯片的设计。借助芯华章的自主软件工具链,加特兰可以一键完成ASIC设计到FPGA原型的分割和实现全流程,实现FPGA原型上的RTL级深度调试,从而达到全系统验证的目的,缩短从设计验证到软件开发的迭代周期,更快与其客户展开合作。(信息来源:EETOP半导体社区)海克斯康推出全息测量仿真教学系统。全息测量仿真教学系统集成工业测量软件PC-DMIS/QUINDOS,仿真软件I++Simulator,仿真系统的定制开发软件UMC,以及海克斯康真实测量机搭载的NJB操作盒。该系统为院校提供了虚实结合的创新教学模式,学生可以零距离体验汽车制造、航空航天、3C电子等行业最前沿的解决方案,激发教学创新活力。(信息来源:海克斯康制造智能)西门子发布最新版NX,将智能设计引入Xcelerator解决方案组合。西门子数字化工业软件近日推出最新版NX™软件。作为Xcelerator解决方案组合的一部分,新版NX使用人工智能(AI)和高级仿真等先进技术,同时提高其生产效率并增强能力,助力设计师、工程师和制造商群体更快速度实现创新。(信息来源:中华工控网)市场动态工业智能CAD厂商设序科技完成A轮投资。本轮融资由字节跳动领投,联创永浚跟投,老股东SIG、险峰长青、高榕资本、联想创投持续加注,资金将主要用于加强研发力量和商务拓展等方面。设序科技在一年内已累计融资过亿元。设序科技是一家提供智能设计、制造软件产品及服务的创新企业,为工业机械设计场景建立智能设计技术体系,核心业务是云原生智能工业设计SaaS服务,以及工程服务。(信息来源:搜狐网)EDA企业行芯完成超亿元...
  • 点击次数: 38
    2021 - 04 - 21
    第四届数字中国建设峰会将在4月25日开幕,作为峰会配套活动、由泉州市人民政府主办的数字中国创新大赛集成电路赛道暨首届全国集成电路创芯大赛总决赛将于22日在晋江举行,在4个分赛区中突出重围的24个项目将进行路演角逐,85万元的奖金将最终决出归属。作为“重头戏”的2021泉州数字产业发展论坛也将于23日举行。今年2月启动的首届全国集成电路“创芯大赛”,围绕集成电路设计、制造、封装测试、装备材料、终端应用全链条,面向全球拥有创新项目和创业计划的企业法人、创业团队或个人征集创新创业项目,致力推动集成电路产业与传统优势产业融合发展。大赛采用分站赛+总决赛的赛制,联合多家拥有办赛经验和行业资源的优质机构,汇聚集成电路领域人才、项目、技术和资本等产业资源,推动集成电路优秀人才及项目培育、落地和发展。两个多月以来,北京、上海、深圳、西安4个分赛区共有180余支队伍参加了激烈的分站赛。分站赛中,各大创新团队通过8分钟路演从多维度展示项目优势,吸引专家评审和投资人关注,高质量、高水准、高技术含量的项目夺人眼球。4分钟评委问答环节精彩迭出,碰撞智慧火花,现场竞争激烈、创新无限,最终每个赛区评选出前6名进入在晋江举办的总决赛。据介绍,本届大赛设置了总计85万元的项目奖金,参加决赛并获得特等奖、一、二、三、四等奖的项目将分别获得20万元、10万元、5万、2万、5000元奖金、荣誉证书和奖杯。除此之外,大赛还设置了引荐落地奖励,赛事执行机构每引荐促成1个项目落地晋江的,奖励执行机构3万元,同家机构最高奖金可达15万元。配套设置数字中国创新大赛集成电路孵化基地,开创北京、深圳、上海等异地孵化基地,设立赛道成果展,并推出项目在线展示对接云平台。近年来,泉州高度重视数字经济发展,在晋江、南安、安溪积极布局存储器制造和化合物半导体制造等产业,全力打造集成电路产业发展生态圈,推动传统产业转型升级,实现新兴产业“...
联系我们 关于我们 / contact us
软件产业公共服务平台
156 9636 9872
86 0755-2788 8009
重庆市渝北区黄山大道中段麒麟座D座17楼
国家电子信息产业知识产权创新平台的建设依托工信部和国家工业信息安全发展研究中心的支持, 凭借国家工业信息安全发展研究中心的专业技术和行业资源,努力打造成国家级知识产权综合性平台。该平台搭建完成后有助于知识产权改革与治理体系现代化,加速科研与技术创新、技术与资本有效对接、 创新成果与产业合理布局,服务“十三五”时期知识产权战略,推动我国知识产权强国建设。
Copyright ©2017 - 2021  北京赛昇计世资讯科技有限公司 京ICP备18044172号

京公网安备 11010702002101号